## HIGH FREQUENCY ATTENUATOR

Patent number:

JP1030315

**Publication date:** 

1989-02-01

Inventor:

NAKATSUKA TADAYOSHI; NANBU SHUTARO;

SAKASHITA SEIJI; OZEKI HIROAKI; JINNO IPPEI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H03H11/24; H03H11/02; (IPC1-7): H03H11/24


- european:

Application number: JP19870187144 19870727 Priority number(s): JP19870187144 19870727

Report a data error here

### Abstract of JP1030315

PURPOSE:To reduce a high frequency distortion by combining a field effect transistor FET serially or in parallel, and using respective FETs in either of an ON condition or an OFF condition mainly. CONSTITUTION:When a desired attenuating quantity is 0dB, FETs 101-105 are all in the ON condition (condition of minimum attenuating quantity). This is realized by making the potential of attenuating quantity control terminals 117-121 into '0' V. Thereafter, in accordance with the prescribed attenuating quantity, the attenuation is executed by the combination of the ON condition and the OFF condition (condition of maximum attenuating quantity) of the FETs 101-105. In any case, the gate potential of FETs 106 and 107 is controlled by an impedance control terminal 122 and the input output impedance is matched. Thus, since only two points of the ON condition (minimum attenuation) and the OFF condition (maximum attenuation) of the FETs 101-105 can be used, the low distortion is obtained.



Data supplied from the esp@cenet database - Worldwide

# ⑩日本国特許庁(JP)

(1) 特許出願公開

#### 四公開特許公報(A) 昭64-30315

MInt Cl.4

識別記号

庁内整理番号

❷公開 昭和64年(1989)2月1日

H 03 H 11/24

7922 - 51

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 高周波減衰器

> 创特 願 昭62-187144

❷出 顧 昭62(1987)7月27日

忠 良 砂発 明 者 塚 修太郎 仓発 明 者 南部 司 砂発 明 者 坂 下 誠 ②発 明 者 尾 関 明 神野 平 の発 明 者 の出 願 人 松下電器產業株式会社 砂代 理 人 弁理士 中尾 敏男

大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 松下電器產業株式会社内

大阪府門真市大字門真1006番地

松下電器產業株式会社内 松下電器產業株式会社内

外1名

1、発明の名称

高周波藏瓷器

- 2、特許請求の範囲
  - (1) 電界効果トランジスタを、直列または並列に 複数無組み合わせてπ形回路を構成し、それぞ れの前記電界効果トランジスタを、オン状態ま たはオフ状態のどちらかの状態で用いることに より、任意の減衰量を得られるようにした高周 放減竞器。
  - ② 電界効果トランジスタが並列または直列抵抗 と共に接続されてなる特許請求の範囲第(1)項記 載の高景技蔵衰器。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、低消費電力。低歪。広帯域の高周波 就衰器に関するものである。

従来の技術

近年、高周波機器類は、ますます小型。低消費 電力化が進み、減衰器も小型化が要求されてい る。

以下に従来の高周放減衰器について説明する。 第5回は、従来の高周放放衰器の回路図を示す ものである。第5団において、501~503は 電界効果トランジスタ(以後、FET)、504 ~506は低抗、507は高周波入力端子、508 は高周波出力端子、509は戴袞量制御端子、 510はインピーダンス制御増子、511.512 は接地である。

まず、減衰量が最小のとき、FET501のゲ ート電位は、そのドレインーソース間抵抗が最小 になるように、減衰量制御端子509から印加さ れる。このとき、FET502,503のドレイ ンーソース間抵抗が最大になるようにインピーダ ンス制御端子510からそれぞれのFETに、ゲ 一ト電位が印加されている。進に、減衰量が最大 のとき、FET501~503のゲート電位は、 上記の状態と全く進である。すなわち、FET 501のドレインーソース間抵抗は最大に、FET 502,503のドレイン-ソース間抵抗は最小 になるように、それぞれのFETのゲート電位が 設定される。通常は、この両者の間の状態で使用 され、FET501により、主に減衰量が、FET 502・503により主に入出力インピーダンス が制御される。

### 発明が解決しようとする問題点

しかしながら上記従来の構成では、第6図の特性図のように、減衰量を大きくするにつれ、FETの非線形領域に深く入り込むため、しだいに出力端の高次歪が大きくなるという欠点を有していた。

本発明は上記従来の問題点を解決するもので、 低歪、低消費電力、広帯域の高周波減衰器を提供 することを目的とする。

#### 問題点を解決するための手段

この目的を達成するために、本発明の高周波域 衰器は、FETを直列または並列に複数個組み合 わせて構成し、それぞれのFETを、オン状態あ るいはオフ状態のどちらかの状態で主に用いるこ とにより、任意の減衰量を得られる構成を育して

全FETとも、ほぼOdBである。また、最大蔵 **衰量は、順に、1,2,4,8,16dBであ** る。まず、所望減衰量が0dBの場合、FET 101~105はすべてオン状態(最小減衰量の 状態)にある。これは、蒸衰量制御端子117~ 121の電位をOVにすることにより実現され る。以後、所望藏袞量に応じて、FET101~ 105のオン状態とオフ状態(最大減衰量の状 腹)の組み合わせにより減衰を行なう。例えば、 所望蔵袞量が、21dBの場合、FET101, 103.105をオフ状態にし、FET102. 104をオン状態にする。いずれの場合も、FET 106.107のゲート電位を、インピーダンス 制御端子122により制御して、入出カインビー ダンスの整合を行なう。第1の実施例の場合、 OdBから31dBまで、1dB間隔で32段階 の減衰量を得ることができる。

次に、本発明の第2の実施例について、図面を 参照しながら説明する。

第2回は本発明の第2の実施例を示す高周波線

いる。

#### 作用

このような構成の減衰器によると、減衰量及大の点の高次正の大きさが、減衰量及小のときのそれとほぼ同等の値にまで低下する。従ってこの構成によって、FETのオン状態(減衰量最小)とオフ状態(減衰量最大)の2点だけを用いることができるため、低歪の高間波減衰器を得ることができる。

#### 実施例

以下本発明の一実施例について、図面を参照しなから説明する。

第1図は本発明の第1の実施例における高周波 減衰器の回路図を示すものである。第1図におい て、101~107はFET、108~114は 抵抗、115は高周波入力端子、116は高周波 出力端子、117~121は減衰量制卸端子、 122はインピーグンス制御端子、123・124 は後地である。

今、101~105のFETの最小減衰量は、

養器の回路図である。同図において、101~107はFET、108~112は抵抗、115は高周波信号入力場子、116は高周波信号出力場子、117~121は減衰量制御場子、122はインピーダンス制御場子、123・124は接地で以上は第1図の構成と同様のものである。第1図の構成と異なるのは、抵抗125~126を、FETと並列に接続した点である。

FET101~105の最小減衰量はほぼ0dBである。また、最大減衰量は50dB以上である。抵抗125~129は減衰器として用い、その減衰量は順に、1・2・4・8・16dBである。抵策量は順に、1・2・4・8・16dBである。まず、所望減衰量が0dBの場合、FET101~105は変量の増大に応じて、FET101~105のオン状態とオフ状態の組み合わせにより減衰を行なう。第1の実施例と異なるのは、FETを減衰を減衰器として用いずに、FETに並列接続された抵抗を減衰器として用いる点である。

第3の実施例について説明する。第3回は本発

明の第3の実施例を示す高周波就衰器の回路図である。同図において、301~307はFET、308~314は抵抗、315~319は減衰量制御電子、320は高周波入力電子、321は高周波出力電子、322はインピーダンス制御電子、323、324は接地である。

FET301~305の最小減度量は順に、0.5.10.15.20dBであり、最大減度量は順に、6.50dBであり、最大減衰量は全年ETとも50dB以上である。所望減衰量が0~20dBの範囲で5の倍数であれば、対応する最小減衰量をもつFETを1つだけオンシのでする。所望する減衰量のFETのオン・オウスを組み合わせて実現する。例えば、所望オン状態を組み合わせて実現する。例えば、所望オン状態を組み合わせて実現する。例えば、所望オン状態に、FET301、302、305をオフ状態に、FET301、302、305をオフ状態にすることにより行なう。

第4の実施例について図面を参照しながら説明

発明の効果

本発明によると、FETを直列または並列に組み合わせて構成したことにより、それぞれのFETをオン状態またはオフ状態のどちらかの状態でまに用いることにより、高周波歪を低減することができる優れた高周波減衰器を実現できるものである。

## 4、図面の簡単な説明

第1回は本発明の第1の実施例高周放放衰器の 回路図、第2回は本発明の第2の実施例高周波放 衰器の回路図、第3回は本発明の第3の実施例高 周放放衰器の回路図、第4回は本発明の第4の実 施例高周放放衰器の回路図、第5回は従来の高周 放放衰器の回路図、第6回は従来の高周放放衰器 の減衰量一高次歪特性である。

101~107.301~305.501~503……FET.108~114.125~129.308~314.325~329.504~506……抵抗.117~121.315~319.509……被衰量制御場子、122.

する。


第4図は本発明の第4の実施例を示す高周放験 養器の回路図である。同図において、301~ 307はFET、308~314は抵抗、315 ~319は減衰量制御選子、320は高周波入力 端子、321は高周波出力 22はインピーグンス制御網子、323・324は接地で、以 上は第3図の構成と同様なものである。第4図の 構成と異なるのは、抵抗325~329を、FET 301~329と直列に接続した点である。


抵抗325~329の減衰量は順に、0.5.10.15.20dBである。また、FET301~305はすべて同様のもので、その最小減衰量はほぼ0dB、最大減衰量は50dB以上である。所望減衰量が0dB~20dBの範囲で5の倍数であるときは、対応する減衰量をもつ抵抗と 直列に接続されているFETをオン状態にする。所望減衰量が前述の範囲で、5の倍数でない場合は、複数個のFETのオン・オフ状態を組み合わせて実現する。


代理人の氏名 井理士 中尾敏男 ほか1名


# **特開昭64-30315 (4)**











# 特開昭64-30315(5)

